EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

PUBLICATION DATE

APPLICATION DATE APPLICATION NUMBER

28-12-88 63332252

02177447

10-07-90

APPLICANT: MITSUBISHI ELECTRIC CORP;

INVENTOR:

FUKUTOME KATSUYUKI;


INT.CL.


H01L 21/52

TITLE


SEMICONDUCTOR DEVICE AND ITS

MANUFACTURE









ABSTRACT :

PURPOSE: To reduce the lost surface area of a semiconductor wafer and semiconductor chips and facilitate side-support die-bonding having little influence of warpage after the die-bonding by a method wherein steps are formed between the side surfaces of the semiconductor chip and the surface of the semiconductor chip on which an integrated circuit and the like are not formed and the parts of a lead frame are joined with the steps.

CONSTITUTION: Steps 20 are formed between the side surfaces of a semiconductor chip 11a and the surface (rear) of the semiconductor chip 11a on which an integrated circuit and the like are not formed and the parts 13 of a lead frame are joined with the steps 20. For instance, trenches as shown in the figure are formed in the rear of a semiconductor wafer 11 with a wide cutting blade. Then, when the semiconductor wafer 11 is divided into device units with a narrow cutting blade, the semiconductor chips 11a having the steps in the lower parts of the side surfaces can be obtained. After that, the steps 20 of the semiconductor chip 11a are fixed to the inner leads 13 of the lead frame with insulating organic material 21 and the electrodes on the semiconductor chip 11a are connected to the inner leads 13 with metal fine wires 14.

COPYRIGHT: (C)1990,JPO&Japio

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-177447

(5) Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)7月10日

H 01 L 21/52

Α

8728-5F

審査請求 未請求 請求項の数 2 (全4頁)

図発明の名称 半導体装置及びその製造方法

②特 顧 昭63-332252

②出 願 昭63(1988)12月28日

@発 明 者 林 一 郎 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

⑫発 明 者 竹 内 利 夫 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内 図 勝 幸 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 增雄 外2名

明相の存

1、発明の名称

個発

明 考

半導体装置及びその製造方法

2、特許請求の範囲

(1) 半導体チップの関面と集積回路などが形成されていない面(裏面)とにかけて段差部を形成し、 前記段差部にリードフレームの一部を接合したことを特徴とする半導体装置。

②半導体ウエハを半導体チップ単位に分離する 工程において、半導体ウエハの裏面側より加工す ることにより、半導体チップの側面及び裏面にか けて裏面側が小さくなるような段差部を形成する 半導体装置の製造方法。

3、発明の詳細な説明

〔産業上の利用分野〕

この発明は、関面支持ダイボンドを容易にした 半導体装置及びその製造方法に関するものである。 〔従来の技術〕

従来の半導体装置及びその製造方法を図により 説明する。第5図(a)~(c)は従来の半導体ウエハの ダイシング工程を示す側面図、第6図は第5図の 半導体ウエハのダイシング工程により分離された 半導体チップの斜視図、第7図は第6図の半導体 チップをリードフレームに搭載しワイヤボンディ ングを行った半導体装置を示す斜視図である。

図において、1は集積回路が形成された半導体ウエハ、laはこの半導体ウエハ1を素子単位に分離した半導体チップ(ダイス)、2はこの半導体チップ laを固定するリードフレームのアイランド部、3はリードフレームのインナーリード部、4はこのインナーリード部3と半導体チップ la上に形成された電衝(図示せず)とを電気的に結ぶ金属細線である。

次に従来の半導体装置の製造方法について説明する。まず、第5図(a)に示す半導体ウエハ1に対して素子単位に上部から切り込みを入れ(第5図(b))、第5図(c)に示すように半導体チップ laごとに分離する。その結果分離された半導体チップ la は第6図に示すような形状となり、半導体チップ laの関面は平坦になる。その後、第7図に示すよ

. , 👯

うに半導体チップ laはリードフレームのアイランド部 2 に搭載固着され、半導体チップ la上の電極 (図示せず)とリードフレームのインナーリード 部 3 とを金属細線 4 により結線するものである (ワイヤボンディング)。

(発明が解決しようとする課題)

従来の半導体装置は以上のように半導体チップ (ダイス) laの側面を平坦に加工しているののード 技統するダイボンド工程 (半導体チップをリード フレームに固定することが困難であり、半導体 チップ laをリードフレームのアイランド部 2 上に 教の 無処 理工程等によって半導体チップ laと ドイ ランド部 2 との間に 熱応力が生じ、ソリが生じや すくなる同題があった。

一方、従来のダイシング方法においては、半導体ウエハ1の表面から分離加工するため、側面支持ダイボンドのための段差を設けようとすると、 半導体ウエハ1の表面の消失面積が大きくなる問

この出類の半導体装置の発明においては、半導体チップの側面と裏面とにかけて形成した段差部を、リードフレームに固着させる構成としたので、 ダイボンド後の熱応力によるソリの影響の少ない 安定した側面支持ダイボンドが連成できる。

また、この出額の半導体装置の製造方法においては、半導体ウエハの裏面方向から、まず幅の広い切削刃で段差部を形成した後、幅の狭い切削刃で素子単位に分離する工程を採用した。それにより半導体チップの側面及び裏面にかけて側面支持グイボンド用の段差部を容易に形成できるようにしたものである。

〔実施例〕

第1 図(a)~(c)及び第2 図はこの出期の半導体装置の製造方法の発明の一実施例を示した側面図及び斜視図であり、第3 図はこの出額の半導体装置の発明の一実施例を示したもので、(a)は側面断面図、(b)は底面図である。

図において、11はその上部に集積回路が形成された半導体ウエハ、11aはこの半導体ウエハ11を

題があった。

この発明は上記のような問題点を解消するためになされたもので、半導体ウエハ及び半導体チップの表面の消失面積を少なくし、ダイボンド後のソリの影響の少ない側面支持ダイボンドを容易にする半導体装置及びその製造方法を提供するものである。

〔課題を解決するための手段〕

①この出版に係る半導体装置の発明は、半導体 チップの側面と集積回路等が形成されていない面 (真面)とにかけて段差部を形成し、前記段差部 にリードフレームの一部を接合したことを特徴と するものである。

②この出版に係る半導体装置の製造方法の発明は、半導体ウエハを半導体チップ単位に分離する 工程において、半導体ウエハの裏面側より加工することにより半導体チップの側面及び裏面にかけて裏面側が小さくなるような段差部を形成することを特徴とするものである。

〔作用〕

素子単位に分離した半導体チップ(ダイス)、13 はリードフレームのインナーリード部、14はこの インナーリード部13と半導体チップ11a上に形成 された電極(図示せず)とを電気的に結ぶ金属細 線、20は半導体チップ11aの側面下方に設けられ た段差部である。

次に上記実施例の動作について説明する。まず、第1 図(a)に示す半導体ウエハ11に対してその裏面より幅の広い切削刃を用いて第1 図(b)に示すような溝を形成する。次に幅の狭い切削刃を用いて半導体ウエハ11を素子単位に分離する(第1 図(c))。その結果、第2 図に示すような側面下方に段差部20を有する半導体チップ11aができ上がる。その後第3 図に示すように半導体チップ11aの段差部20とリードフレームのインナーリード部13とを絶縁性の有機材料21を用いて固定し、半導体チップ11a上の電価(図示せず)とインナーリード部13とを金属細線14により結線する。

上記実施例による半導体装置によれば、半導体 チップ Ilaの領面下方に段差部 20を設けてリード

特開平2-177447(3)

フレームのインナーリード部13上に固定したので、 半導体ウエハ II aの表面の消失面積を少なくでき るとともに、安定した関面支持ダイボンドが達成 できる。

また、上記実施例による製造方法によれば、半 事体ウエハ IIの裏面より切削加工することにより、 半導体ウエハ IIの表面の消失面積を少なくすることができ、かつ半導体チップ IIaの側面下方に段 差部 20を容易に作成できる。

なお上記実施例の半導体装置によれば、半導体 チップの段差部 20を リードフレームのインナーリ ード部 13に固着したものを示したが、第4 図に示 すようにリードフレームのアイランド部 12に固着 しても上記と同様の効果を奏する。

(発明の効果)


以上のように、この半導体装置の発明によれば、 半導体チップの側面及び裏面にかけて形成した段 差部をリードフレームに固着させたので、ダイボ ンド後の熱処理等による影響の少ない安定した側 面支持ダイボンドを得られる効果がある。

なお、図中同一符号は同一又は相当部分を示す。 作別人 ナー岩 増 様 また、半導体装置の製造方法の発明によれば、半導体ウエハの裏面関から加工することにより、半導体チップに比較的大きな段差部を設けることができ、ダイボンド後の半導体チップのソリ等の問題のない半導体チップ関面を利用した固定方法が容易に利用できる効果がある。


4、図面の簡単な説明


第1図 a ~ c はこの発明の一実施例による半導体装置の製造工程を示す傾面図、第2図は上記製造 が、では、の発明の回り、第2図は上記製造された半導体チップの斜視図、第3図 a . b はこの発明の一実施例による半導体発置の限している半導体発置の関連工程を可以である。第5図 a ~ c は従来の半導体装置の斜視図、第7図は従来の半導体装置の斜視図、第7図は従来の半導体装置の斜視図、第7図は従来の半導体装置の斜視図である。

図中、11は半導体ウエハ、11aは半導体チップ、 12はリードフレームのアイランド部、13はリード フレームのインナーリード部、14は金属細線、20 は段差部を示す。



特閒平2-177447(4)





第4図
110:学様ホッ 14:金属曲様 13:イナーリード部 20: 野差勢 20 12:アイランド部

